もうベタなRTL設計やC設計はしたくない!?

新しい論理回路設計の処理系を開発したり使ったりする方法について話す会です。

FPGA等に搭載される論理回路の設計にはRTLと呼ばれるタイプの言語やC言語が使われることが多いですが，ソフトウェアの業界の経験も踏まえ，より使いやすい言語処理系を作ろうとする試みが各所で行われています．

今回はneon light compiler，Synthesijer，PyCoRAM という三つの処理系のそれぞれの開発者による設計思想と機能の説明に基づき、今後の方向性について議論と妄想を深めることを目指します。(RTL; Register Transfer Level)より抽象度の高い言語を用いての設計を一般に高位合成と呼びます)

セッション内容

19:30pm: 豊島さん(@toyoshim) 「両刀使いエンジニアは高位合成ツールの夢を見るか？」

論理設計とソフトウェア開発両方を知るエンジニアはなぜ高位合成ツールの自作に走るのか。言語設計に至るほどにはストレッチパワーの溜まっていない元ASIC論理設計者がハードウェア設計の難しさ、高位合成ツールに対する期待をソフトウェア開発者に向けて共有します。

20:00pm: たばた(@neonlightdev) 「neon light compiler」

書きやすく使いやすいプログラミング言語といえばオブジェクト指向スクリプト言語だろうという安易な発想のもとrubyとjavascriptを混ぜたような言語処理系を開発しています。独自言語ならではの変な機能の紹介と最適化エンジンの構成の説明を予定していますが、当日のツッコミは大歓迎です。

20:30pm: みよし(@miyox) 「Synthesijer」

FPGAによるハードウェア開発コストを軽減することを目的として，Javaで記述したプログラムを合成可能なVHDL/Verilog HDLに変換するオープンソースの高位合成処理系Synthesijerを開発しています．パソコン上でソフトウェアとして実行し，動作を検証したJavaプログラムをハードウェア化できるため機能レベルのデバッグコストを大幅に削減できます． 現バージョンの説明と今後のロードマッップ，そして将来の妄想をお話しさせていただきます．

21:00pm: 高前田さん(@shtaxxx) 「PyCoRAM」

FPGAシステムの開発環境は，AMBA AXI4やAvalonなどの共有インターコネクト上に，対応するインタフェースを持つIPコアを積載する，ビルディングブロック型の開発方式が主流になりつつあります．そこで，インターコネクトやメモリのバンド幅を最大限に引き出す，高性能IPコア・FPGAアクセラレータの設計を簡単に行うためのPythonベースのフレームワーク，PyCoRAMを開発しています．PyCoRAMは一般的な高位合成処理系とは異なり，Pythonで記述する逐次処理部と，Verilog HDLで記述するデータフロー処理部の，2つのパラダイムを併用することにより，開発のしやすさと性能の両立を目指しています．本発表では，どうすれば高性能なIPコア・FPGAアクセラレータが開発できるのかを，具体的なソースコードを交えて解説します．また，現在取り組んでいる，新たな高位合成処理系の開発についてもお話しできたら嬉しいです．

入場方法

歌舞伎座タワーへは、地下鉄各線の東銀座駅から地下で直結しております。歌舞伎座タワーのエレベータで 7Fスカイロビーで乗り換えて、14Fまでお越しください。14Fについたら廊下を右奥まで進むとドワンゴのセミナールームがあります。

その他

• 無線LANと電源はありますが、電源は床埋込み式で Macのアダプタが刺さりません 。電源タップをご持参ください。
• その他、質問や当日の連絡等は，@miyox まで．